在开关电源（尤其是降压/升压型 DC/DC）中，反馈分压网络（Rtop、Rbot） 用于将输出电压 $V_\mathrm{out}$ 缩放到反馈脚（FB）参考电压 $V_\mathrm{ref}$。很多工程师喜欢用 10k/100k 或 100k/1M 这样比值相同（10:1）的组合来设定相同的输出电压。但“相同的比值 ≠ 相同的效果”。本文从误差、噪声、效率、稳定性与可靠性等维度拆解两种选择的差异，并给出可直接落地的选型建议。

1. 基本关系与术语回顾

典型电阻分压设定公式：

$$V_\mathrm{out}=V_\mathrm{ref}\left(1+\frac{R_\mathrm{top}}{R_\mathrm{bot}}\right)$$

其中 $R_\mathrm{top}$ 从输出到 FB，$R_\mathrm{bot}$ 从 FB 到地。若比值 $\frac{R_\mathrm{top}}{R_\mathrm{bot}}=10$，则 $V_\mathrm{out}=11\,V_\mathrm{ref}$。虽然 10k/100k 与 100k/1M 都给出同样的比值，但它们的总阻值、分压点等效阻抗完全不同，从而影响一系列关键指标。

2. FB 偏置电流与输出电压误差

2.1 误差来源

反馈脚通常存在输入偏置电流 $I_\mathrm{bias}$（数 nA ~ 数十 nA，取决于芯片）。该电流流经 $R_\mathrm{bot}$ 会在 FB 节点产生附加电压，从而引入输出误差。可以近似得到：

$$\frac{\Delta V_\mathrm{out}}{V_\mathrm{out}} \approx -\,\frac{I_\mathrm{bias}\,(R_\mathrm{top}+R_\mathrm{bot})}{V_\mathrm{ref}}$$

结论：总阻值越大（比如 100k/1M），误差放大越明显。

2.2 定量对比（示例）

设 $V_\mathrm{ref}=0.8\,\mathrm{V}$，$I_\mathrm{bias}=50\,\mathrm{nA}$：

• 10k/100k：$R_\mathrm{sum}=110\,\mathrm{k\Omega}$
  $\Rightarrow |\Delta V/V|\approx 50\text{ nA}\times 110\text{ k}\Omega/0.8 \approx 0.69\%$

• 100k/1M：$R_\mathrm{sum}=1.1\,\mathrm{M\Omega}$
  $\Rightarrow |\Delta V/V|\approx 6.9\%$

在高阻网络下，仅几十 nA 的偏置电流就可能带来数个百分点的输出误差，这对精度或多路并联供电（需要一致性）很不利。

实战建议：让分压电流 $I_\mathrm{div}=V_\mathrm{ref}/R_\mathrm{bot}$ 至少为 $I_\mathrm{bias}$ 的 50~100 倍，通常可把误差压到 1% 内。

• 10k/100k：$I_\mathrm{div}=0.8/10\text{ k}\approx 80\,\mu\mathrm{A}$（充足）

• 100k/1M：$I_\mathrm{div}=0.8/100\text{ k}\approx 8\,\mu\mathrm{A}$（偏小）

3. 噪声与纹波耦合（等效阻抗的影响）

3.1 热噪声（约翰逊噪声）

FB 节点的等效电阻 $R_\mathrm{eq}=R_\mathrm{top}\parallel R_\mathrm{bot}$。热噪声电压密度：

$$e_n=\sqrt{4kTR_\mathrm{eq}B}$$

阻值越大，$R_\mathrm{eq}$ 越大，噪声越高。因此 100k/1M 的本底噪声显著高于 10k/100k。

3.2 开关节点串扰

高阻 FB 节点对来自 SW 节点的寄生电容耦合更敏感（高 $Z$ 节点对注入电流产生更大的电压扰动），表现为输出纹波放大或环路抖动。
缓解手段：

• 优先降低分压阻值（如用 10k/100k 档）。

• Cff 前馈电容并联在 $R_\mathrm{top}$ 上，提供高频降阻与相位补偿。

• FB 走线远离 SW 与电感节点；必要时在 FB 节点对地加小电容（形成低通），但要留意环路相位。

4. 轻载效率与静态功耗

分压网络的功耗近似为：

$$P_\mathrm{div}\approx \frac{V_\mathrm{out}^2}{R_\mathrm{top}+R_\mathrm{bot}}$$

总阻值越大，静态损耗越低，对超低待机功耗和电池应用有利。

• 以 $V_\mathrm{out}=5\,\mathrm{V}$ 为例：

• 10k/100k：$R_\mathrm{sum}=110\text{ k}\Rightarrow P\approx 0.227\,\mathrm{mW}$

• 100k/1M：$R_\mathrm{sum}=1.1\text{ M}\Rightarrow P\approx 0.0227\,\mathrm{mW}$

权衡点：若系统常处于 μA~mA 级轻载，100k/1M 能显著降低待机损耗；但要确保不会因此引入不可接受的精度与噪声问题。

5. 动态响应与补偿网络

分压阻值会影响环路补偿：

• $R_\mathrm{eq}$ 越大，FB 节点与运放输入电容/封装寄生形成的极点频率越低，可能减小相位裕度。

• 并联在 $R_\mathrm{top}$ 的 Cff 会引入一个零点，常用于改善瞬态。当电阻升高时，为维持相同零点频率，需相应减小 Cff。

  $$f_\mathrm{z}\approx \frac{1}{2\pi\,R_\mathrm{top}\,C_\mathrm{ff}}$$

工程要点：从 10k/100k 切换到 100k/1M 时，别忘了重新验算补偿与稳定性（交叉频率、相位裕度、负载阶跃）。

6. 启动、过冲与瞬态一致性

FB 节点时间常数 $\tau\approx (R_\mathrm{top}\parallel R_\mathrm{bot})\cdot C_\mathrm{par}$（含芯片输入电容、走线与焊盘寄生）。高阻网络导致 $\tau$ 增大，软启动期间可能稍慢地跟随参考，从而改变过冲/欠冲行为；多路输出同时上电时，高阻方案的一致性也更敏感于板上寄生差异。

7. 泄漏电流与板面清洁度（可靠性）

在潮湿、污染或高温环境下，PCB 表面可能出现 几十 MΩ 甚至更低的泄漏路径。当分压阻值达到 100k/1M 等高阻级别时，nA~μA 级泄漏就会带来可观比例的误差和漂移。
实践经验：

• 高阻方案必须加强防护：阻焊完整、清洗去焊剂残留、FB 区域开窗限制、适当涂覆。

• 关键产品（医疗、车规、基站）多倾向 中低阻值 以钝化泄漏影响。

8. 选型流程与经验数值

Step 1：确定精度目标与芯片 $I_\mathrm{bias}$

• 查阅数据手册：FB 偏置电流、推荐分压电阻范围（不少芯片建议 $R_\mathrm{bot}$ 10k~100k）。

• 让 $I_\mathrm{div}=V_\mathrm{ref}/R_\mathrm{bot}$ ≥ $50\!\sim\!100\times I_\mathrm{bias}$。

Step 2：算功耗预算

• 轻载场景下，分压损耗不应主导待机功耗；如需超低待机，可适度提高阻值，但要重新评估误差与噪声。

Step 3：验证环路与纹波

• 依据阻值选取/调整 Cff；做负载阶跃、线阶跃与温漂测试。

• 优化布局布线：FB 走在安静区域、远离 SW/电感；靠近芯片与分压器；必要时加地护线。

Step 4：做环境与老化

• 温度、湿度、盐雾/粉尘、清洁度评估；检查输出漂移与稳定性。

常用经验：

• 通用场景：$R_\mathrm{bot}=10\!\sim\!47\text{ k}\Omega$，$R_\mathrm{top}$ 按目标比值给出（如 10k/100k）。

• 超低功耗场景：可提高 3~10 倍，但需同时满足 精度、噪声、环路 的再验证（如 100k/1M 级别仅在充分论证后使用）。

9. 10k/100k 与 100k/1M 的“一图胜千言”式对比

10. 结论与建议

• 同样的比值并不等价。10k/100k 与 100k/1M 在误差、噪声、稳定性、功耗上表现差异明显。

• 精度/抗扰/一致性优先：选 10k/100k 等中低阻方案，并配合合理的 Cff 与良好布局。

• 极致待机功耗优先：可评估 100k/1M 高阻方案，但必须核查 FB 偏置误差、噪声耦合、环路稳定、环境泄漏 等隐患。

• 通用经验：让分压电流至少为 FB 偏置电流的 50~100 倍；在高阻方案中务必做完整的实验验证与环境测试。