可再配置PLL（Programmable Logic Device PLL，程序可编程逻辑器件PLL）是一种具有可编程性能的时钟管理器件，它可以通过编程来改变输出频率，且具有低功耗和高精度的特点，广泛应用于数字信号处理、通信等领域。

可再配置PLL的配置包括以下几个方面：

输入分频比：可再配置PLL可以从外部输入源接收信号，并将其输入到PLL的相位比较器中。通过调整输入分频比，可以实现PLL的输入时钟频率与输入源的匹配。

倍频或分频：通过调整PLL的倍频或分频的系数，可以将输出频率提高或降低。这个系数可以通过编程来设置，通常是整数或小数。具体的系数范围和精度受到器件的限制。

反馈分频比：反馈分频比是调整PLL的输出频率为所需频率的有效手段。反馈分频比可以通过编程来设置，它与倍频和输入分频比有关。当反馈分频比变小时，输出频率将增加。而当反馈分频比变大时，输出频率将减小。

锁定时间：锁定时间是指PLL从失锁状态到锁定状态所需的时间。在编程过程中，可以设置锁定时间，通常是几个时钟周期。较短的锁定时间可以提高PLL的响应速度，但可能会降低PLL的抗噪声能力和稳定性。

供电电压和工作温度：可再配置PLL的工作要求的电压和温度范围是必须注意的，超过这些限制，可能会导致器件无法正常工作。

总的来说，可再配置PLL的配置十分灵活，可以根据具体的应用需求进行修改，具有较高的适应性和可靠性，因此在各种应用场合被广泛使用。